近年來,隨著科技和工業的快速發展,絕對值編碼器在其通信技術方面也在逐步地優化與完善,其中SSI協議的輸出方式在絕對值編碼器領域中應用比較廣泛。詳細闡述了SSI協議的通信方式,設計出硬件電路,并采用Verilog語言實現了SSI通信協議。通過測試實驗,證明了該應用系統抗干擾性強、性能可靠、通信速度快,具有潛在的市場價值。
SSI絕對值編碼器的工作原理是先將位移變成具有周期性的電信號,然后把這個信號轉換成計數脈沖,通過這樣的轉變,位移就可以通過脈沖輸出的多少來測量。編碼器主要依靠計數來記憶其位置,但是在突然斷電時,如果編碼器稍微移動,那么再來電時,記憶的零點就會偏移,造成不準確和記憶損失。需要增加參考點,也就是Z相,用參考位置來處理這些問題。但是此類型編碼器每次操作都要先找參考點,抗干擾能力比較差,零點累計時也有誤差。如果選用絕對值編碼器這些問題都可以得到解決。
絕對值編碼器主要是把需要測量的位置信息傳輸給主控制系統,然后通過主控制系統來發出控制信號。以前的絕對值編碼器大多采用并行輸出,在位數不多的情況下可以適用,一旦位數越來越多,則并行輸出就不適用了,因為總是出現數據不準確、錯誤等。比如在傳輸過程中,只要有一根數據線出現問題,就會影響到傳輸的數據,從而影響到絕對值編碼器的正常工作。所以根據實際情況,SSI協議的輸出方式比較適合。它用串行輸出來替代并行輸出,通過采用差分的方式來提高數據在傳輸過程中的可靠性,抗干擾明顯增強,同時為了通信雙方能夠準確地發送和接收數據,故采用同一個波特率。
SSI絕對值編碼器有兩種方法可以實現SSI協議,一種方法是用單片機模擬SSI通信,另外一種是用CPLD來實現SSI通信。用單片機模擬的關鍵技術主要包括兩個方面:同步時鐘信號的準確獲取和數據起始位的準確判斷。很明顯,這需要輸入端口和輸出端口,另外還需要一個定時器來實現單穩態觸發器。在輸入端口捕獲時鐘的上升脈沖,遇到時鐘的一個下降脈沖時定時器開始工作。數據傳輸結束時定時器需要復位重新開始計數。